世界知的所有権機関 国、際 事 務 局

特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6

H01L 21/02, 21/027, 21/30, 21/46, 21/68,

(11) 国際公開番号

WO98/57361

(43) 国際公開日

1998年12月17日(17.12.98)

(21) 国際出願番号

PCT/JP98/02566

A1

(22) 国際出願日

1998年6月10日(10.06.98)

(30) 優先権データ

特願平9/154844

1997年6月12日(12.06.97)

(71) 出願人(米国を除くすべての指定国について)

株式会社 ニコン(NIKON CORPORATION)[JP/JP]

〒100-0005 東京都千代田区丸の内 3 丁目2番3号 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

白石直正(SHIRAISHI, Naomasa)[JP/JP]

〒100-0005 東京都千代田区丸の内3丁目2番3号

株式会社 ニコン内 Tokyo, (JP)

(74) 代理人

弁理士 前田 均,外(MAEDA, Hitoshi et al.)

〒101-0051 東京都千代田区神田神保町一丁目22番地

北信ビル2階 前田・西出国際特許事務所 Tokyo, (JP)

(81) 指定国 AL, AM, AT, AU, AZ, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KR, KZ, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, US, UZ, VN, ARIPO特許 (GH, GM, KE, LS, MW, SD, SZ, UG, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), 欧州特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OAPI特許 (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).

添付公開書類


国際調査報告書

(54)Title: SUBSTRATE FOR DEVICE MANUFACTURING, PROCESS FOR MANUFACTURING THE SUBSTRATE, AND METHOD OF EXPOSURE USING THE SUBSTRATE

(54)発明の名称 デバイス製造用基板、その製造方法、および前記基板を用いた露光方法

(57) Abstract

A substrate for device manufacturing on the surface of which a recess which does not pass through the substrate is formed. It is preferable to form the recess in such a size that it can be used as a mark for prealignment at least at part of the outer peripheral section of the substrate. The recess refers to anything that does not pass through the substrate and includes notch, hollow, hole, etc. The position of the recess on the substrate can be detected easily with a dark-field vertically projectile illumination type image forming microscope, vertically projectile illumination type differential interference microscope, etc., and the substrate can be prealigned based on the result of detection of the recess. In addition, since the recess provided for prealignment is formed so that it may not pass through the substrate, stress concentration hardly occurs as compared with the conventional orientation flat or notch.



(57)要約

175

1.6

基板の表裏面を貫通しない凹部が基板の表面に形成してあるデバイス製造用基板が提供される。凹部は、プリアライメントのためのマークとして用いられる程度の面積を有することが好ましい。凹部が、基板の外周部の少なくとも一部に形成してあることが好ましい。凹部とは、基板を貫通しない何らかの凹みを意味し、切り欠き(NOTCH)、窪み(HOLLOW)、穴(HOLE)などを含む概念で用いる。デバイス製造用基板では、落射照明で暗視野結像方式の顕微鏡、または落射照明の微分干渉顕微鏡等を使用することによって、凹部の位置を容易に検出することができ、この検出結果に基づき、大まかな位置合わせ(プリアライメント)を行うことができる。また、このデバイス製造用基板では、プリアライメントのために用いられる凹部が、基板の表裏面を貫通しないように形成してあるので、従来のオリエンテーションフラットまたは切り欠きに比較して、応力集中が生じにくい。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

アルパニア アルメニア オーストリア オーストラリア オゼルパイジャン ボズニア・ヘルツ バルパドス スリ・ランカ リベリト レント リトアニア ルクセンブルグ ラトプ スロヴェニア スロヴァキオ シエラ・レオオ セスガル スティゴー トーゴー AM LR LS LT LU SK SL SN GA GB GD GE GH GM AT AUZABBEF 英国 グレナダ グルシア ルクセンブルク ラトヴィア モナコ モルドヴァ マグガスカル マケドニア旧ユーゴスラヴィア 共和国 マリ シェゴビナ LV TDG J TR TTA UU タジキスタン GGGRHUDELNSTPEGP トルクメニスタン トルコ BBBBCCCCCCCCCCCDDE ノルソリー ベナラジル ベラシルーシ カナダ 中央アフリカ トルコ トリニダット トリララグ デタライグ 米ウスダー ボーゴステ ジューゴス ジューブエ ジンンパブ ジンンパブ ML MN MR MW イスラエル MX NE スイスコートジボアール カメル中国・ キューバキプロス KR KZ LC LI RU SD SE ロシア マントルシア セントルシア リヒテンシュタイン スウェーデンシンガポール

明細書

デバイス製造用基板、その製造方法、および前記基板を用いた露光方法

技術分野

本発明は、たとえば半導体デバイスを製造する際に使用されるシリコンウエハ 等のデバイス製造用基板、その製造方法、およびその基板を用いてマスクパター ンを転写するための露光方法に関する。

背景技術

LSI等の半導体デバイスを製造する際には、通常シリコンウエハ等の半導体 基板上に数十層に及ぶ回路パターンを相互に正確に位置合わせして形成する必要 がある。このような位置合わせ (アライメント)を高精度に行うために、半導体 基板の表面の各ショット領域には回路パターンと共に位置合わせマーク (ウエハマーク)が形成されている。そして、ステッパー等の露光装置を用いて半導体基板上の2層目以降にマスクパターンを転写する場合には、露光装置に備えられているアライメントセンサで所定の位置合わせマークの位置を検出し、この検出結果に基づいてマスクパターンとウエハ上の各ショット領域内の回路パターンとの 位置合わせが行われていた。

但し、このような高精度なマーク検出に際しては、検出対象の位置合わせマークをアライメントセンサの検出可能領域に追い込んでおく必要があるため、予めプリアライメント工程において、ウエハの外形に基づいて比較的低精度な位置検出が行われている。このような外形基準による位置検出のために、従来の半導体基板の外周部には、オリエンテーションフラットや切り欠きなどの除去部分が、基板の表裏面を貫通するように設けてある。このように基板の外周部に設けてある除去部分の位置を基準として、その基板の2次元的な位置、および回転角の大まかな位置合わせ(プリアライメント)が行われている。

上記の如く従来の半導体基板には、外形基準の位置検出のために、基板を貫通 する除去部分が設けられている。しかしながら、このような除去部分が形成され た半導体基板では、デバイス製造に伴う熱プロセス時や、張力の強い膜の成膜時に、その基板内で生じる応力歪みがその除去部分に集中し、その除去部分の周辺の平面度を悪化させると共に、面内方向についても変形を生ぜしめ、その除去部分の近傍に形成されるデバイスの特性が悪化するという不都合があった。

また、従来の露光装置では、オリエンテーションフラットや切り欠きなどの基板を貫通する除去部分があることを前提にして、プリアライメントを行っていたため、半導体基板からそのような除去部分を無くした場合には、プリアライメントが困難になるおそれがあった。

発明の開示

本発明は、このような実状に鑑みてなされ、応力集中による応力歪みが生じに くいと共に、大まかな位置合わせが可能であるデバイス製造用基板、そのデバイ ス製造用基板の製造方法、およびそのデバイス製造用基板を用いて位置合わせを 行うことができる露光方法を提供することを目的とする。

上記目的を達成するために、本発明に係るデバイス製造用基板は、基板の表裏面を貫通しない凹部が基板の表面に形成してあることを特徴とする。前記凹部が、プリアライメントのためのマークとして用いられる程度の面積を有することが好ましい。前記凹部が、前記基板の外周部の少なくとも一部に形成してあることが好ましい。なお、本発明において、基板の表面と裏面とは、相対的な概念であり、一義的に定まるものではなく、本発明の凹部が形成される側の基板面が表面となるが、その裏面にも凹部が形成されても良い。また、本発明において、凹部とは、前記基板を貫通しない何らかの凹みを意味し、切り欠き(NOTCH)、窪み(HOLLOW)、穴(HOLE)などを含む概念で用いる。

本発明に係るデバイス製造用基板では、落射照明で暗視野結像方式の顕微鏡、または落射照明の微分干渉顕微鏡等を使用することによって、前記凹部の位置を容易に検出することができ、この検出結果に基づき、大まかな位置合わせ(プリアライメント)を行うことができる。また、本発明に係るデバイス製造用基板では、プリアライメントのために用いられる凹部が、基板の表裏面を貫通しないように形成してあるので、従来のオリエンテーションフラットまたは切り欠きに比

較して、応力集中が生じにくい。その結果、デバイス製造に伴う熱プロセス時や 張力の強い膜の成膜時などでも、基板の平坦性を保持しやすく、基板に作り込ま れる半導体デバイスの特性が向上する。また、凹部の近傍で、応力歪みが生じに くいことから、その凹部の近傍にも高精度に半導体デバイス等を形成できる。

前記基板としては、特に限定されず、単層の基板または単層の基板の表面に単層または複層の薄膜層が積層してある基板であっても良い。好ましくは、前記基板は、基板本体と、当該基板本体の表面に積層してある機能層とを有し、当該機能層に、前記凹部が形成してある。好ましくは、前記基板本体は、シリコン単結晶基板である。さらに好ましくは、前記機能層は、前記基板本体の表面に積層してある絶縁層と、当該絶縁層の表面に積層してある半導体層とを有する。このような機能層を有する基板は、いわゆるシリコン・オン・インシュレータ(SOI)構造の基板である。半導体層のみを貫通する凹部を設けることで、凹部を設けることによる応力集中を、最小限にすることができる。

前記凹部は、基板の外周に、単一でも、複数設けても良い。基板外周の複数箇所に凹部を設ける場合には、従来の複数の切り欠きを有する基板との互換性が保たれる。

本発明に係るデバイス製造用基板の最も好適な態様は、表面に薄膜が被着されたデバイス製造用基板であって、前記薄膜の一部にオリエンテーションフラット、 又はノッチを形成したことを特徴とする。前記デバイス製造用基板はSOIウエハであることが好ましい。

上記目的を達成するために、本発明に係るデバイス製造用基板の製造方法は、 基板本体の表面に機能層を形成する第1工程と、前記機能層の一部に凹部を形成 する第2工程とを有する。

好ましくは、前記第2工程が、前記機能層の表面に感光材料を塗布して感光層を形成する工程と、前記感光層の表面に、前記凹部に対応するパターンで露光を行う工程と、前記露光が行われた感光層を現像する工程と、現像された前記感光層のマスクパターンを用いて、前記機能層の少なくとも一部をエッチングし、前記凹部を形成する工程とを有する。

好ましくは、前記機能層が、前記基板本体の表面に積層してある絶縁層と、当

該絶縁層の表面に積層してある半導体層とを有し、前記絶縁層をエッチングストッパ層として用い、当該絶縁層の表面でエッチングがストップする条件で、前記半導体層をエッチングし、当該半導体層に前記凹部を形成する。

好ましくは、前記第1工程が、第1単結晶基板の表面に絶縁層を形成する工程と、前記絶縁層の表面に平坦化層を形成する工程と、前記平坦化層の表面に、前記基板本体となるべき第2単結晶基板をはり合わせる工程と、前記第1単結晶基板の反絶縁層側の表面を研磨することにより、第1単結晶基板を所定厚みの半導体層にする工程とを有する。この方法により、単結晶基板の表面に絶縁層を介して積層された単結晶薄膜層を持つSOI基板を容易に製造することができる。好ましくは、前記第1単結晶基板の反絶縁層側の表面の研磨が、化学機械的研磨により行われる。

または、前記第1工程は、前記基板本体となるべき単結晶基板の表面から、所 定深さの位置に不純物の濃度分布のピークがくるように、酸素をイオン注入する 工程と、イオン注入した後の前記基板本体を熱処理することにより、基板本体の 表面から所定深さの位置にイオン注入された酸素を、基板本体を構成する単結晶 の元素と化学的に結合させて、絶縁層を形成する工程とを有しても良い。このよ うな方法によっても、単結晶基板の表面に絶縁層を介して積層された単結晶薄膜 層を持つSOI基板を容易に製造することができる。

上記目的を達成するために、本発明に係る露光方法は、基板の表裏面を貫通しない凹部が基板の表面に形成してあるデバイス製造用基板を用い、前記凹部の位置を検出する工程と、検出された凹部の位置に基づき、前記基板の位置決めを行う工程と、その後、位置決めされた前記基板に対して露光処理を行う工程とを有する。前記基板の凹部の位置の検出は、落射照明方式で行われることが好ましい。図面の簡単な説明

添付図面において、

- 図1Aは、本発明の一実施形態に係るウエハの平面図、
- 図1Bは、そのウエハの正面図、
- 図2Aおよび2Bは、そのウエハの製造工程の一例を示す要部断面図、
- 図3A~3Eは、図2Bの続きを示すウエハの製造工程の一例を示す要部断面

図、

図4は、図1に示すウエハに投影露光処理を行うための投影露光装置を示す概略構成図、

図5は、図4に示すウエハ検出系の観察視野を示す拡大平面図、

図6A~6Cは、本発明の他の実施形態に係るウエハの製造工程を示す概略斜 視図、

図7Aおよび7Bは、本発明のさらに他の実施形態に係るウエハの製造工程を示す概略斜視図、

図8A~8Cは、本発明のさらに他の実施形態に係るウエハの製造工程を示す 概略斜視図である。

発明を実施するための最良の態様

以下、本発明を図面に示す実施例に基づき詳細に説明する。

図1 Aおよび1 Bに示す本実施形態に係るデバイス製造用基板としてのウエハ1は、いわゆるシリコン・オン・インシュレータ(SOI)構造のシリコンウエハである。図1 Bに示すように、本実施形態のウエハ1は、厚さが0.6~1 mm程度の単結晶シリコン基板から成る基板本体3を有する。基板本体3の表面には、厚さが0.1~100μm程度の二酸化シリコン(SiO2)などで構成してある絶縁層4と、たとえば厚さが0.1μm程度の単結晶シリコン層で構成してある半導体層5とからなる機能層が積層してある。

図1 Aおよび1 Bに示すように、本実施形態のウエハ1の外周部には、ウエハ1の最上層に配置された半導体層5のみを貫通するように、ほぼ逆V字型の切り欠き(本発明における凹部に相当する)2が形成してある。この切り欠き2は、従来のウエハに形成してある切り欠きまたはオリエンテーションフラットと同程度の切り欠き面積を有する。しかし、従来の切り欠きが、ウエハ基板の総厚さに亘って貫通するように形成されているのに対し、本実施形態の切り欠き2は、ウエハ全体の厚さの約0.01%程度の厚さを持つ最上層の半導体層5のみに形成されている点で著しく異なる。

したがって、切り欠き2が存在することによる応力集中は、従来のウエハ基板

に比較して著しく低く、切り欠き2の近傍のウエハ1の機械的強度は、他の領域と殆ど同じである。このため、ウエハ1は、熱処理のプロセス等を経ても切り欠き2付近で応力集中や応力歪みが発生することはなく、露光装置による露光に際して、切り欠き2の近傍のショット領域においても高精度に回路パターンを形成できる。また、ウエハ1のプリアライメント時には、例えば落射照明で暗視野結像方式の顕微鏡、または落射照明の微分干渉顕微鏡等によって、比較的浅い切り欠き2の位置を検出することで、実質的に従来と同様な方法で、ウエハ1の外形基準での位置合わせを行うことができる。

次に、本実施形態に係るウエハ1の製造方法の一例につき、工程別に図2を参照して説明する。

この実施形態では、SOI構造のウエハ1を、はり合わせ法により製造する場合について説明する。

[第1工程]

図2Aに示すように、シリコン単結晶ウエハから成る第1単結晶基板50の表面に、酸化シリコンなどで構成される絶縁層4を形成する。絶縁層4の形成は、基板50の表面を熱酸化することにより形成することができる。または、基板50の表面に、CVD法により酸化シリコン、窒化シリコンなどの薄膜を堆積させることにより形成することができる。絶縁層4の厚みは、特に限定されないが、この実施形態では、0.1~100μm程度である。

絶縁層4の表面に、シリコン単結晶基板などで構成してある第2単結晶基板54を直接はり合わせることも考えられるが、平坦化の容易性およびはり合わせの容易性などを考慮し、本実施形態では、まず、絶縁層4の表面に、平坦化層52を形成する。平坦化層52は、たとえば多結晶シリコンや低融点酸化膜(たとえばBPSG膜など)をCVD法により絶縁層4の表面に堆積することにより形成される。CVD法により形成される平坦化層52の表面52aは、堆積直後では、凹凸を有する面であり、そのままでは、第2単結晶基板54をはり合わせることは困難である。そこで、本実施形態では、平坦化層52の表面52aを、化学機械的研磨(CMP: Chemical Mechanical Polishing)法により研磨する。CMP法は、研磨剤の存在化に、研磨パッドと研磨対象物の表面とを相対移動させ、

研磨剤の化学的機能と研磨パッドの機械的機能とを発揮させ、微細な段差のみならずグローバルな段差をも良好に平坦化させることができる技術である。研磨剤として、特に限定されないが、たとえば粒径が8~50nmの酸化シリコン(SiO2)微粉末を水酸化カリウム溶液中に分散させてpHを調整したものや、アルミナ(Al2O。)微粉末を酸化剤溶液(たとえば過酸化水素水)中に分散させてpHを調整したものなどが用いられる。なお、研磨パッドとしては、特に限定されないが、多孔質発泡ポリウレタンなどが用いられる。

CMP法による研磨の結果、平坦化層52の表面が平坦になり、その後、その 表面と、第2単結晶基板54の表面とをはり合わせる。はり合わせ法としては、 接着剤を用いる方法と、用いない方法とがある。接着剤を用いる方法では、接着 すべき基板54の表面と平坦化層52の表面とに多少の凹凸があっても良好に行 うことができるが、SOI基板に作り込まれるデバイスの特性を向上させるため などには、接着剤を用いない方が好ましい。接着剤を用いない方法としては、熱 接着法、静電接着法、陽極接着法などが知られている。接着剤を用いないで基板 相互をはり合わせるためには、はり合わせ面の平坦性が重要である。はり合わせ に際しては、たとえば1000~1100°Cおよび2~3時間程度の熱処理を行 う。基板間の接合は、シラノール基の結合で保たれる。高温の熱処理では、基板 間の接合は、シラノール基の脱水によるシロキサン結合により強固な結合となる。 なお、平坦化層52が、BPSC層で構成してある場合には、基板間の接合のた めの温度を低温化することができる。このようにして基板50と基板54とをは り合わせた後、図2Bに示すように、第1単結晶基板50の反絶縁層側の表面を 研磨し、絶縁層4の上に、比較的薄い単結晶シリコンからなる半導体層5を有す るSOI構造のウエハ1を得ることができる。その際の研磨も、前述したCMP 法により行うことができる。

なお、SOI構造のウエハ1を得るための方法は、上述した実施形態に限定されず、基板本体3となるべき単結晶基板の表面から、所定深さの位置に不純物の 濃度分布のピークがくるように、酸素をイオン注入するSIMOX (Separation by Implanted Oxygen) 法により行っても良い。イオン注入した後の基板本体3 を熱処理することにより、基板本体3の表面から所定深さの位置にイオン注入さ

れた酸素を、基板本体3を構成する単結晶シリコンの元素と化学的に結合させて、 酸化シリコンなどの絶縁層4を形成することができる。

また、図1Bに示す半導体層5を多結晶シリコンなどで構成する場合には、シリコン単結晶などで構成してある基板本体3上の全面に、蒸着、スパッタリング、またはCVD法等によって、順次二酸化シリコンから成る絶縁層4、および半導体層5を形成しても良い。ただし、SOI構造のウエハ1の表面に作り込まれるデバイスの特性の点では、絶縁層4の上に積層される半導体層5が多結晶シリコンよりは、単結晶シリコンからなる半導体層5の方が好ましい。

[第2工程] 前記第1工程により得られたSOI構造のウエハ1を用い、次に、図3Bに示すように、最上層の半導体層5の表面に、感光層を形成するための感光材料としてのレジスト6を塗布する。なお、レジスト6は、半導体層5の表面上で、切り欠きが形成される領域を含む狭い領域に部分的に塗布するのみでもよい。ここでは、レジスト6がポジタイプであるとして、不図示の露光装置を用いてレジスト6上で切り欠きを設けたい領域7を、それに対応するマスクパターンを介して露光する。

次に、レジスト6の現像を行うことによって、図3Cに示すように、レジスト6中で領域7に対応する部分8が除去される。

次に、図3Dに示すように、部分的に除去されたレジスト6をマスクとして、 半導体層5のエッチングを行う。このエッチングに際しては、半導体層を構成するシリコンをエッチングするために適したエッチング液を用いる。したがって、 半導体層5の下層に存在する酸化シリコンなどで構成してある絶縁層がエッチングストッパー層となり、深さ方向のエッチングの制御は極めてラフでよい。また、 平面内方向のサイドエッチ特性も、外形基準によるプリアライメントで要求される程度の精度(10μm程度)でよいため、極めて安価なウエットエッチング技術を用いることができる。これによって、図3Dに示すように、シリコン層5内に除去部9が形成される。

その後、図3Eに示すように、残されたレジスト6を剥離することによって、 除去部9が、浅い切り欠き(本発明の凹部)2となり、図1Aおよび1Bに示す ウエハ1が形成される。

なお、上述した実施形態では、図2Aおよび2Bに示すはり合わせ技術を用いてSOI構造のウエハ1を製造した後に、浅い切り欠き2を形成している。しかし、本発明では、はり合わせるべき第1単結晶基板50の外周部に、従来から公知の方法で、従来と同じような切り欠きまたはオリエンテーションフラットを形成しておき、その後、前述したようなはり合わせ技術により、SOI構造のウエハ1を得ることで、図1Aおよび1Bに示す切り欠き2を形成することもできる。

[露光方法]

次に、図1に示す本実施形態のウエハ1に対してマスクパターンの露光を行う例につき、図4および図5を参照して説明する。そのウエハ1のための露光装置としては、露光用エネルギービームとして、紫外光等を用いる光学式の露光装置、または電子線等を用いて露光を行う荷電粒子線露光装置等の何れでも使用できるが、以下では光学式の投影露光装置を使用した例につき説明する。

図4は、露光を行うために使用される投影露光装置の全体の概略構成を示す。 図4に示すように、本実施形態の露光装置は、露光光源、フライアイレンズ、およびコンデンサレンズ等を含む照明光学系11を有し、光学系11からの露光光 (エキシマレーザ光、水銀ランプのi線およびg線等)によって、マスクとしてのレチクル12が照明される。レチクル12は、レチクルの位置決めを行うためのレチクルステージ13上に保持され、その露光光のもとでレチクル12のパターンの像が投影光学系PLを介してウエハ (不図示)の各ショット領域に転写される。

露光対象のウエハは、ウエハホルダ14上に真空吸着または静電吸着によって保持され、ウエハホルダ14は、試料台15上に固定され、試料台15は、ウエハステージ16によって3次元的に位置決めされる。試料台15上の移動鏡17mと外部のレーザ干渉計17とによって、試料台15 (ウエハ)の位置が検出され、この検出信号が、装置全体の動作を統轄制御する主制御系40へ入力される。この主制御系40からの制御信号に基づいて、ステージ駆動系18がウエハステージ16の動作を制御する。また、投影光学系PLの側面部には、一例として、オフ・アクシス方式で画像処理方式のアライメントセンサ19が配置される。アライメントセンサ19は、露光対象のウエハ上のウエハマーク(位置合わせマー

ク) の位置を検出し、検出結果を主制御系40に供給する。主制御系40は、その検出結果に基づいて露光対象のウエハのアライメントを行う。

このように、アライメントセンサ19を介してウエハ上のウエハマークの位置を検出するためには、そのウエハマークがアライメントセンサ19の観察視野内に収まるように、予め外形基準でウエハのプリアライメントを行っておく必要がある。そこで、ウエハステージ16の側面方向に、プリアライメント機構22を備えたウエハローダ系が配置されている。

プリアライメント機構22は、2次元的に並進方向に微動できるステージ、及びターンテーブルにより構成される。機構22の上方には、3個の落射照明方式で、且つ撮像方式のウエハ検出系30~32が備えられ、ウエハ検出系30~32の撮像信号が主制御系40内の画像処理部に供給されている。また、ウエハ検出系30は、低段差マーク等の位置検出が可能であるように暗視野結像方式の顕微鏡を有し、他のウエハ検出系31および32は、通常の明視野結像方式の顕微鏡である。そして、プリアライメント機構22上に、図1に示すウエハ1が載置された状態で、ウエハ検出系30~32の観察視野30a~32aがウエハ1の周縁部に位置するように構成されている。

図5は、プリアライメント機構22上での観察視野30a~32aとウエハ1との関係を示し、観察視野30a内にウエハ1の切り欠き2が収まり、他の観察視野31a,32a内にウエハ1のエッジ部が収まっている。そして、主制御系40は、観察視野30a内の画像に対応する撮像信号を処理して、切り欠き2の中心33Aの2次元的な位置を検出し、他の観察視野31a,32a内の画像に対応する撮像信号を処理して、それぞれウエハ1のエッジの半径方向33Bおよび33Cの位置を検出する。これらの検出結果に基づいて、主制御系40はプリアライメント機構22の位置決め動作を制御する。

図4に示すように、プリアライメント機構22の図示上右側および左側には、 ウエハの受け渡し部23と、ロードアーム21を備えたロードスライダ20とが 設置されている。

次に、本実施形態のウエハ1が、露光装置の外部から供給されて露光装置により露光されるまでの動作の概略につき説明する。先ず、たとえばレジストコータ

等の他の装置から搬送されてきたウエハ1は、受け渡し部23上の位置P1で一時的に保持される。その後、ウエハ1は受け渡し部23からプリアライメント機構22上の位置P2に搬送される。ウエハ1の外形および切り欠き2の画像情報 (撮像信号) はウエハ検出系30~32を介して主制御系40に供給され、それらの画像情報より主制御系40は、ウエハ1の中心の2次元座標(WX,WY)、および回転角W θを求め、これらの値のプリアライメント時の目標値に対する誤差を求める。そして、主制御系40は、その誤差が許容範囲内に収まるようにプリアライメント機構22を介して、ウエハ1の並進方向の位置、および回転角を補正する。これによってプリアライメントが完了する。

プリアライメント機構22により位置合わせされたウエハ1は、ロードスライダ20に沿って可動なロードアーム21により搬送されてウエハホルダ14上の位置P3に載置される。そして、ウエハ1がウエハホルダ14上に吸着保持された後、アライメントセンサ19によってウエハ1上の各ショット領域と共に形成されている所定のウエハマークの位置が検出され、この検出結果に基づいてウエハ1上の各ショット領域の正確な位置が算出される。その後、ウエハ1の位置決めを行いつつ、レチクル12のパターン像が投影光学系PLを介してウエハ1の各ショット領域に重ね合わせて露光される。

この際に本実施形態では、図1Aおよび1Bに示すウエハ1の最上層の切り欠き2の検出を行うために、落射照明で且つ暗視野結像方式の顕微鏡を有するウエハ検出系30を使用している。切り欠き2は、反射率がほぼ一様な段差マークとみなせるため、そのウエハ検出系30によって切り欠き2の位置を高精度に検出できる。これに対して、従来のプリアライメント機構には、ウエハ検出系として透過照明形式の顕微鏡が備えられていたため、このような段差マークの検出はできなかった。なお、図5の観察視野31a,32aではウエハ1のエッジが検出されているため、対応するウエハ検出系31,32は透過照明であってもよい。

本発明は、上述した実施形態に限定されず、本発明の範囲内で、種々に改変することができる。

たとえば、図1Aおよび1Bに示す実施形態に係るウエハ1では、最上層のシリコン層5の一部にのみ切り欠き2が形成されているが、図6A~6Cに示すよ

うに、二酸化シリコンなどで構成される絶縁層4のみに切り欠き9Aを設け、その上に半導体層5を形成しても良い。その場合には、図6Cに示すように、絶縁層4の切り欠き9Aに相当する部分で、半導体層5の表面に、凹部としての窪み2Aが形成されたウエハ1Aが得られる。このウエハ1Aの窪み2Aも、前記実施形態に係るウエハ1の切り欠き2と同様な作用を有する。

また、図7Aおよび7Bに示すように、レジスト6を用いて、半導体層5および絶縁層4を順次エッチングし、除去部9Bを形成し、レジスト6を除去することにより、半導体層5および絶縁層4のみを貫通する切り欠き2Bが形成されたウエハ1Bを製造しても良い。このウエハ1Bの切り欠き2Bも、前記実施形態に係るウエハ1の切り欠き2と同様な作用を有する。ただし、図1Aおよび1Bに示すウエハ1に形成してある切り欠き2の方が、図7Bに示すウエハ1Bに形成してある切り欠き2Bよりも浅いので、応力集中の緩和の効果が大きい。

さらに、本発明では、図8Aに示すように、ウエハ1Cの外周縁に接する複数 箇所(図8Aでは3箇所)で最上層の半導体層5に切り欠き2C、2Dおよび2 Eを設けるようにしてもよい。但し、半導体層5のみならず、絶縁層4まで貫通 する切り欠きを設けてもよく、絶縁層4のみに切り欠きを設けてもよいのは言う までもない(以下同様)。この場合、切り欠き2C~2Eは非対称になるように、 即ちウエハ1Cの中心に対して等角度間隔にならないように設けることによって、 ウエハ1Cの配列方向の誤認を防止できる。

また、図8Bに示すように、ウエハ1Dの半導体層5にオリエンテーションフラットに類似した切り欠き2Fを設けてもよい。これによって、本実施形態のウエハ1Dは、従来のオリエンテーションフラットを設けたウエハとの或る程度の互換性が保たれる。

更に、図8Cに示すように、ウエハ1Eの外周縁部に接しない領域で、半導体層5のみを貫通する小さい穴2Gを設けるようにしてもよい。穴2Gの面積は、切り欠き2の面積と略同程度である。

また、図示していないが、本発明に係る基板は、SOI構造のウエハではなく、 例えばシリコンやガリウム・ひ素 (GaAs)等の半導体基板本体上に単層、ま たは2層以上の薄膜を形成した基板に対して少なくとも1層の一部に切り欠きを

有する基板であっても良い。

また、シリコン単結晶基板から成る通常の半導体基板であっても、表面近傍を 浅く削り取ることにより、本発明に係る浅い切り欠きなどの凹部を有する基板を 製造することができる。

さらに、上記の実施形態では、ウエハの一部に浅い凹部を小面積で設け、その 凹部をプリアライメント用に用いているが、ウエハの表面の大部分を凹部とし、 ウエハの周縁に接する部分に薄い凸部を残し、その凸部を、プリアライメント用 として用いても良い。薄い凸部であれば、応力集中を招くことなく、しかもプリ アライメントも容易である。

また、上記の実施形態では、リソグラフィ工程でウエハに切り欠きを設けているが、それ以外に、例えばリペア用のYAGレーザ等のレーザ加工装置を用いて、ウエハの一部にレーザビームを照射することによって浅い切り欠きを形成してもよい。

請求の範囲

1. デバイス製造用基板であって、

前記基板の表裏面を貫通しない凹部が基板の表面に形成してあるデバイス製造 用基板。

- 2. 前記基板は、基板本体と、当該基板本体の表面に積層してある機能層とを有し、当該機能層に、前記凹部が形成してある請求項1に記載のデバイス 製造用基板。
- 3. 前記機能層が、前記基板本体の表面に積層してある絶縁層と、当該 絶縁層の表面に積層してある半導体層とを有する請求項2に記載のデバイス製造 用基板。
- 4. 前記凹部が、プリアライメントのためのマークとして用いられる程度の面積を有する請求項1~3のいずれかに記載のデバイス製造用基板。
- 5. 前記基板本体が、シリコン単結晶基板である請求項2~4のいずれかに記載のデバイス製造用基板。
- 6. 前記凹部が、前記基板の外周部の少なくとも一部に形成してある請求項1~5のいずれかに記載のデバイス製造用基板。
 - 7. 基板本体の表面に機能層を形成する第1工程と、

前記機能層の一部に凹部を形成する第2工程とを有する、

デバイス製造用基板の製造方法。

8. 前記第2工程が、

前記機能層の表面に感光材料を塗布して感光層を形成する工程と、

前記感光層の表面に、前記凹部に対応するパターンで露光を行う工程と、

前記露光が行われた感光層を現像する工程と、

現像された前記感光層のマスクパターンを用いて、前記機能層の少なくとも一部をエッチングし、前記凹部を形成する工程とを有する請求項7に記載のデバイス製造用基板の製造方法。

9. 前記機能層が、前記基板本体の表面に積層してある絶縁層と、当該 絶縁層の表面に積層してある半導体層とを有し、

前記絶縁層をエッチングストッパ層として用い、当該絶縁層の表面でエッチングがストップする条件で、前記半導体層をエッチングし、当該半導体層に前記凹部を形成する請求項8%に記載のデバイス製造用基板の製造方法。

10. 前記第15工程が、

第1単結晶基板の表面に絶縁層を形成する工程と、

前記絶縁層の表面に平坦化層を形成する工程と、

前記平坦化層の表面に、前記基板本体となるべき第2単結晶基板をはり合わせる工程と、

前記第1単結晶基板の反絶縁層側の表面を研磨することにより、第1単結晶基板を所定厚みの半導体層にする工程とを有する請求項7~9のいずれかに記載のデバイス製造用基板の製造方法。

- 11. 前記第1単結晶基板の反絶縁層側の表面の研磨が、化学機械的研磨により行われる請求項10に記載のデバイス製造用基板の製造方法。
 - 12. 前記第1工程が、

前記基板本体となるべき単結晶基板の表面から、所定深さの位置に不純物の濃度分布のピークがくるように、酸素をイオン注入する工程と、

イオン注入した後の前記基板本体を熱処理することにより、基板本体の表面から所定深さの位置にイオン注入された酸素を、基板本体を構成する単結晶の元素と化学的に結合させて、絶縁層を形成する工程とを有する請求項7~9のいずれかに記載のデバイス製造用基板の製造方法。

13. 基板の表裏面を貫通しない凹部が基板の表面に形成してあるデバイス製造用基板を用い、前記凹部の位置を検出する工程と、


検出された凹部の位置に基づき、前記基板の位置決めを行う工程と、


その後、位置決めされた前記基板に対して露光処理を行う工程とを有する露光方法。


- 14. 前記基板の凹部の位置の検出は、落射照明方式で行われる請求項 13に記載の露光方法。
 - 15. 表面に薄膜が被着されたデバイス製造用基板であって、 前記薄膜の一部にオリエンテーションフラット、又はノッチを形


成したことを特徴とするデバイス製造用基板。


16. 前記デバイス製造用基板はSOIウエハであることを特徴とする 請求項15に記載のデバイス製造用基板。



























FIG.8B





INTERNATIONAL SEARCH REPORT

International application No. PCT/JP98/02566

A. CLASSIFICATION OF SUBJECT MATTER Int.C1 ⁶ H01L21/02, H01L21/027, H01L21/30, H01L21/46, H01L21/68, H01L27/12					
According to	o International Patent Classification (IPC) or to both na	tional classification and IPC			
	SEARCHED				
Minimum de Int.	Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁶ H01L21/02, H01L21/027, H01L21/30, H01L21/46, H01L21/68, H01L27/12				
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1972-1994 Kokai Jitsuyo Shinan Koho 1973-1994					
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.		
Х	JP, 6-232221, A (Fuji Electr (Family: none)	cic Co., Ltd.)	1-3, 5-7		
Y	19 August, 1994 (19. 08. 94)	Figs. 1 to 3	4, 8-13, 15-16		
х	JP, 58-207621, A (Hitachi, I 3 December, 1983 (03. 12. 83 Figs. 2, 3, 6; Claims; page lines 5 to 7),	1, 5, 6		
X	JP, 2-125412, A (Yamaha Corp 14 May, 1990 (14. 05. 90), Figs. 1 to 5	o.) (Family: none)	1, 5, 6		
х	JP, 9-162085, A (Sansei Densh. 20 June, 1997 (20. 06. 97), Figs. 2 to 4	i K.K.) (Family: none)	1, 5, 6		
× Furthe	er documents are listed in the continuation of Box C.	See patent family annex.			
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family			
Date of the actual completion of the international search 1 September, 1998 (01. 09. 98) Date of mailing of the international search report 8 September, 1998 (08. 09. 98)					
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Faccimile No.		Telephone No	•		

INTERNATIONAL SEARCH REPORT

International application No. PCT/JP98/02566

12.0	PCT/C	JP98/02566
C (Continuat	tion). DOCUMENTS CONSIDERED TO BE RELEVANT	
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP, 9-139342, A (Nikon Corp.) (Family: none) 27 May, 1997 (27. 05. 97), Fig. 5	4, 8, 13, 14
Y	<pre>JP, 9-115816, A (Nikon Corp.) (Family: none) 2 May, 1997 (02. 05. 97), Figs. 4, 7</pre>	4, 8, 13, 14
Y	<pre>JP, 8-306763, A (Nikon Corp.) (Family: none) 22 November, 1996 (22. 11. 96), Figs. 3, 7</pre>	4, 8, 13, 14
Y	JP, 5-129258, A (Hitachi, Ltd.) (Family: none) 25 May, 1993 (25. 05. 93), Figs. 1 to 9	11-12, 16
Y	<pre>JP, 8-279605, A (Sony Corp.) (Family: none) 22 October, 1996 (22. 10. 96), Fig. 1</pre>	10-12, 16

国際出願番号 PCT/JP98/02566

A. 発明の属する分野の分類(国際特許分類(IPC))

Int C1° H01L21/02, H01L21/027, H01L21/30, H01L21/46, H01L21/68, H01L27/12

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int C1° H01L21/02, H01L21/027, H01L21/30, H01L21/46, H01L21/68, H01L27/12

最小限資料以外の資料で調査を行った分野に含まれるもの

日本実用新案公報

1972-1994年

日本公開実用新案公報

1973-1994年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献				
引用文献の		関連する		
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号		
X	JP, 6−232221, A (富士電機株式会社) (パテントファミリなし)	$\begin{bmatrix} 1-3, 5-1 \\ 7 \end{bmatrix}$		
	19.8月.1994 (19.08.94) (第1-3図)			
Y		$\begin{array}{c} 4, & 8-13 \\ & 15-16 \end{array}$		
X	JP, 58-207621, A (株式会社日立製作所) (パテントファミリなし) 03.12月.1983 (03.12.83) (第2,3,6図) 特許請求の範囲、第2頁左下欄第5-7行)	1, 5, 6		
x	JP, 2-125412, A (ヤマハ株式会社) (パテントファミリなし) 14.5月.1990 (14.05.90) (第1-5図)	1, 5, 6		

X C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」先行文献ではあるが、国際出願日以後に公表されたも の
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

01.09.98

国際調査報告の発送日

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 河合 章 4M 7735

電話番号 03-3581-1101 内線 3461

					
C(続き).					
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号			
X	JP, 9-162085, A (三星電子株式会社) (パテントファミリなし) 20.6月.1997 (20.06.97) (第2-4図)	1, 5, 6			
Y	JP, 9-139342, A (株式会社ニコン) (パテントファミリなし) 27, 5月、1997 (27.05.97) (第5図)	4, 8, 13, 14			
Y	JP, 9-115816, A (株式会社ニコン) (パテントファミリなし) 02.5月.1997(02.05.97) (第4,7図)	4, 8, 13, 14			
Y	JP、8-306763, A (株式会社ニコン) (パテントファミリなし) 22.11月.1996 (22.11.96) (第3,7図)	4, 8, 13, 14			
Y	JP、5-129258, A (株式会社日立製作所) (パテントファミリなし) 25.5月.1993 (25.05.93) (第1-9図)	$\begin{vmatrix} 1 & 1 - 1 & 2 \\ 1 & 6 \end{vmatrix}$			
Y	JP,8-279605,A(ソニー株式会社)(パテントファミリなし) 22.10月.1996(22.10.96)(第1図)	$\begin{bmatrix} 1 & 0 - 1 & 2 \\ 1 & 6 \end{bmatrix}$			
	·	* .			
		-			